Parašome testbench modulį ir vykdome modeliavimą „ModelSim“aplinkoje iš „Altera“.
Būtinas
- - kompiuteris;
- - įdiegta kūrimo aplinka „Quartus II + ModelSim“.
Nurodymai
1 žingsnis
Pirmasis žingsnis - įsitikinti, kad „Model Quim“įrankio kelias nurodytas „Quartus II“kūrimo aplinkoje. Norėdami tai padaryti, atidarykite meniu Įrankiai -> Parinktys. Parinktyse eikite į Bendra -> EDA įrankio parinktys. Randame lauką „ModelSim-Altera“ir įveskite C: / altera / 13.0sp1 / modelsim_ase / win32aloem arba, spustelėję mygtuką su trim taškais, ieškome šio katalogo savo kompiuteryje. Natūralu, kad jei neturite „Quartus“versijos, turėsite savo kelią į „win32aloem“katalogą.
2 žingsnis
Turite FPGA projektą „Quartus II“. Kaip rašyti testus arba bandymų suolus (testbench) - tai atskiro straipsnio tema. Tarkime, kad jūsų bandymų stendas jau parašytas. Dabar turite pasakyti kūrimo aplinkai, kurį testą norite naudoti imituodami. Norėdami tai padaryti, atidarykite nustatymus per meniu Užduotys -> Nustatymai … Atsidariusio lango skiltyje EDA įrankio nustatymai -> Simuliacija spustelėkite mygtuką Testo suolai … Čia, beje, galite nustatyti sudarydami projektą, atlikite kelis bandymus ir pereikite prie reikiamo.
3 žingsnis
Atsidarė testų redagavimo langas. Dar nesukūrėme bandomųjų suolų, todėl sąrašas tuščias. Spustelėkite mygtuką Naujas … Atsidariusiame lange turite nustatyti bandymo parametrus.
Kairėje lauko pusėje spustelėkite mygtuką su trimis taškais. Pasirinkite failą su testbench kodu ir spustelėkite Atidaryti. Dabar spustelėkite mygtuką Pridėti. Testas atsirado testų sąraše.
Po to lauke nustatykite aukščiausio lygio modulio, apibrėžto jūsų bandymų stende, pavadinimą. Lauke galite įvesti bet kokį pavadinimą, pagal numatytuosius nustatymus jis bus automatiškai sukurtas taip pat, kaip ir modulio pavadinimas.
Viskas, mes nustatėme pagrindinius bandymo nustatymus. Du kartus spustelėkite Gerai. Dabar mūsų testas pasirodė išskleidžiamajame bandomųjų suolų sąraše. Dar kartą spustelėkite Gerai.
4 žingsnis
Jei dar neatlikote projekto sintezės, atėjo laikas tai padaryti. Meniu pasirinkite Apdorojimas -> Pradėti -> Pradėti analizę ir sintezę, arba paspauskite klavišų kombinaciją „Ctrl“+ K, arba tiesiog spustelėkite atitinkamą piktogramą viršutiniame skydelyje.
5 žingsnis
Modeliavimas gali būti pradėtas. Meniu pasirinkite Įrankiai -> Vykdyti modeliavimo įrankį -> RTL modeliavimas (1) arba viršutiniame skydelyje spustelėkite piktogramą RTL modeliavimas (2).
6 žingsnis
Bus paleistas „ModelSim“įrankis, kuris vykdys visas instrukcijas, parašytas jūsų testbenche, ir sustos (jei bandymo kode tai aiškiai nurodėte su $ stop direktyva). Ekrane bus rodomos jūsų projekte aprašytų FPGA įvesties ir išvesties signalų lygio diagramos.
